|
| |
|
Главная Журналы же Л=«1» транзистор работает как истоковыи повторитель и конденсатор С заряжается до напряжения, меньшего чем входное на величину потенциала отсечки.-Поскольку на подложку дано обратное смещение, разница между этими двумя уровнями может быть значительной. Когда потенциал А переключается с «1» на «О», ток разряда конденсатора протекает через транзистор в обратном направлении, исток и сток меняются местами и транзистор работагет в схеме с общим истоком. При использовании приборов с дополнительной симметрией (рис. 143,6) один из транзисторов в любом случае (когда ключ Установка Vss  Вееомый"ТГ
СР СР Рис. 145. Упрощенная схема универсального триггера замкнут) оказывается включенным по схеме с общим истоком и входной сигнал передается на выход без заметного ослабления. Кроме того, эта схема обладает более высоким быстродействием, так как при изменении А от «О» до «1» выходная емкость заряжается через транзистор, находящийся во время всего процесса в проводящем состоянии. На рис. Г43, в изображена комбинация из двух ключей рис. 143,6, выполняющая функции однополюсного переключателя на два направления. Аналогичным образом могут быть построены переключатели и на большее Число направлений. Применение этих элементов позволяет в ряде случаев добиться значительного упрощения схем ДСЛ. В качестве при- мера можно привести разряд двоичного счетчика (рис. 144), каждая половина которого состоит из ключа и двух инверторов [355]. Аналогичным образом можно построить универсальный триггер (рис. 145); промышленные образцы этого прибора (RCA ТА5362) работают на частотах до 4 МГц. 12.3. Многотактная динамическая логика ) При решении определенных задач для уменьшения рассеиваемой мощности и повышения быстродействия применяют мно-готактные схемы. Недостаток таких систем заключается в уе- 71-7- Нагрузка Разряд п Qs Qs Типичные эначения1/Ь -п + 1 1 it r-irirTrirTrir ."innr-LJ-Lnj- "L-T Рис. 146. Двухтактный динамический регистр сдвига ложнении ряда топологических проблем из-за введения дополнительных шин тактовых импульсов и увеличения числа межсоединений. Известны двух"-, четырех- [356] и шеститактные [357] системы как на ДСЛ, [354], так "и на ИНЛ-схемах. Общим принципом динамической логики является временное хранение информации на конденсаторах, роль которых в данном случае играют емкости затворов МОП-ПТ. На рис. 146 приведена схема двухтактного динамического регистра сдвига [356], построенного с использованием схемы ИНЛ на /7-канальных транзисторах. Каждый разряд состоит из двух инверторов, соединенных между собой последовательным ключом. Как видно из временной диаграммы напряжений, опорный сигнал ф1 открываеттранзистор Q2 и замыкает ключ q3. Если на входе Dn-i в это время имеется уровень «О», емкость С, связанная с затвором Q4, заряжается через Q2 и Qs до потенциала Vj)j). Если же D„ i=«l» и D„/2=«l», С разряжается до нуля через Qi и q3. Таким образом, на конденсаторе С запоминается величина Dn-i- При действии сигнала ф2 аналогичные процессы происходят с участием транзисторов Q4 - Qe, в ре- -X-X Ь- ъ- Рис. 147. Основная схема четырехтактной динамической логики зультате чего напряжение на выходе D„ оказывается сдвинутым по отношению к входному Dn-i на время, равное периоду повторения тактовых импульсов. Для обеспечения достаточной помехоустойчивости должно выполняться соотношение {Z/L)q2: {Z/L)qi~0,1. Это означает, что заряд конденсатора будет более медленным, чем у простого ненасыщенного инвер.тора, так как во время этого процесса Qz и Qs соединены последовательно. Поскольку ток в цепи протекает только во время действия тактовых импульсов, длительность которых можно выбрать малой по сравнению с периодом повторения, потребляемая мощность при работе на низкой частоте легко может быть снижена до величины порядка 0,1 мВт/бит. Наименьшая рабочая частота fmin зависит, в основном, от величины емкостей затворов С и тока утечки ключевого транзистора. При С=1,0 пФ и 1ь - =0,01 мкА, dv/dt= 10В/с и при допустимом изменении напряжения на емкости 1 В fmin= Ю кГц. Используя основную ячейку Ql - Qs (рис. 146), можно построить логические элементы НЕ - ИЛИ и НЕ - И; увеличение числа входов при этом дости- 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 [ 82 ] 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 |