|
| |
|
Главная Журналы при построении точных систем управления с такой погрешностью уже приходится считаться. Для снижения уровня коммутационных искажений цепи синхронизации подключаются через промежуточные трансформаторы на k-M уровне напряжения сети электроснабжения объекта (рис. 1.13, а). Так как между анодным напряжением ТП и входным напряжением трансформатора синхронизации системы управления существует некоторый эквивалентный угол сдвига Фэ = Фс.т + Фп.т.с (1.71) где фс, т-угол сдвига между фазным напряжением на входе первого промежуточного трансформатора синхронизации (считаем, что в общем случае несколько трансформаторов соединены последовательно) и анодным напряжением ТП; фп, т, с - угол сдвига между фазными напряжениями первого промежуточного трансформатора и входным фазным напряжением трансформатора синхронизации системы управления Т (см. рис. 1.13). Если обозначить группу соединения обмоток силовых и преобразовательных трансформаторов символом Д(У)/У(Д)-то Фс.т = №-12)-Ь(/,-12)+ . . .+ (/,-12)] 30"- = (1 + /2+ . . 12)30°. (1.72) Аналогично для промежуточных трансформаторов в цепях синхронизации, обозначая их символом Д(У)/У(Д)-л,-, можно записать: Фп.т.с = [К-12) + («2~12)-Ь . . .+ («ft-12)]30°: = («i-f«2+ . . 12Л)30>. (1.73) Тогда на трансформаторе синхронизации системы управления должен быть реализован сдвиг фазы между его входным и выходным фазными напряжениями равный: Фс = Фэ4-ф„. (1.74) где фк - угол естественной коммутации тиристоров. С учетом этого выражение для выходного напряжения Ud трансформатора синхронизации системы управления, подаваемого в устройства формирования синхронизирующих сигналов *-х каналов системы управления, имеет вид: Ua-Ukkce - J. (1.75) где (Уфй-амплитуда фазного напряжения на k-u уровне схемы электроснабжения; = Шп, т*т, с - сквозной коэффициент трансформации цепи синхронизации преобразователя с сетью. Так как обмотки силовых и преобразовательных трансформаторов для снижения коммутационных искажений соединяют в различные группы, то для обеспечения преобразования (1.75) у трансформаторов синхронизации должна быть предусмотрена возможность поворота фазы выходного напряжения на любой из углов, кратных 30°. Кв. ПРИМЕРЫ СХЕМНОЙ РЕАЛИЗАЦИИ СИСТЕМ ИМПУЛЬСНО-ФАЗОВОГО УПРАВЛЕНИЯ Структурная схема тиристорного агрегата и СИФУ приведена на рис. 1.10. В настояшее время широкое распространение получили два вида синхронных систем фазосмещеиня - системы с опорным .чннейным напряжением, закон фазосмещеиня которых описывается (1.20), н системы с косинусондальным опорным напряжением (1.21). Информационная часть систем управления строится на базе интегральных микросхем, а также гибридных интегральных схем (ГИС). В одном корпусе ГИС реализована схема одного нлн нескольких каналов СИФУ. На рис. 1.16 показана принципиальная схема 1-го н 4-го каналов фазосме-щающего устройства для 6-пульсной схемы ТП, построенная иа базе ГИС. Гибридные микросхемы выпускаются серийно электропромышленностью и по.чво-ляют существенно снизить габариты СИФУ, уменьшить их стоимость н повысить надежность всего изделия. Система импульсно-фазового управления состоит из трансформатора синхронизации Т. активного сетевого фильтра Ф1.4 {Ф2.5; Ф3,6), построенного на операционных усилителях A3, А4 (для двух каналов), фазосмещающего устройства, построенного на ГИС, реализующей два сдвинутых на 180° капала управления. Выходные импульсы ГИС подаются на два входа выходных каскадов, описанных выше. Остальные т-2 канала управления реализованы на аналогичных элементах. Трансформатор синхронизации Т подключается к соответствующему уровню схемы электроснабжения нли через промежуточный трансформатор, или непосредственно к сетевому напряжению. Обмотки трехфазного трансформатора позволяют реализовать путем переключения преобразование (1.75). Напряжение сиихроиизацин поступает на фильтр. С выхода фильтра сигнал Uci (рнс. 1.17) подается на входы компараторов, реализованных на транзисторах VI, V2, размещенных 8 корпусе ДК-1. Компараторы имеют зону нечувствительности, т. е. при напряжении, близком к нулю, транзисторы VI, V2 закрыты, в результате чего длительность сигнала логической / на входе элементов Dl,2, D1.3 меньше 180°. При совпадении сигналов логической 1 на двух входах микросхемы DL1 (синхронизирующее напряжение близко к 0) формируется сигнал на выходе элемента DtA, который замыкает ключ V4 и уменьшает до О пилообразное опорное напряженне, генерируемое интегратором на базе усилителя А1. Напряжение с выхода генератора опорного напряжения поступает на вход нуль-органа А2, где сравнивается с напряжением управления преобразователем Uy. Напряженне управления поступает на вход нуль-органа из узла согласования, в котором предусмотрена возможность установки начального угла включения тиристоров Оо, ограничения минимального н максимального углов ат,„, «тах н переключения сигнала управления при раздельном управлении, которое подробно будет рассмотрено в гл. 2. В момент сравнения опорного и управляющего напряжений переключается триггер D2.I, D2.2 и формируется импульс управления в соответствии с выра-  Рис. 1.16. Схема цепи синхронизацин и двух каналов фазосмещения 0 1 2 3 4 5 6 7 8 9 10 11 [ 12 ] 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 |