|
| |
|
Главная Журналы ШшоВые  ЦС5 7ш«Цшппшигппппш\пппл-г -г-1-1. Рис. 89. ратором 2. Заданное отношение ,/7 в двоичном коде подается на компаратор через запоминающий регистре (промежуточная память). Управляющий триггер переключается в единицу от положительного фронта перехода в самый старший разряд счетчика, а в нуль при уравновешивании кода с выхода счетчика и кода, иода1шого на компаратор. Схема широтно-импульсгюго модулятора, обеспечивающая регулирование среднего уровня выходной величины с дискретностью в 16 HiaroB, приведена на рис. 89, а. В схеме использован четырехразрядный асинхронный счетчик ИС1. Компаратор 2 построен на четырех двухвходовых элементах, реализуюиих функции «сумма ио модулю 2». четырех инверторах и одном элементе 4И -НЕ. Кроме того, на входы ИС1 включен инвертор, обеспечивающий обнуление счетчика прн включении питания, что особенно важно в начальный момент, когда счетчик может установиться в произвольное состояние. При этом /?5-триггер реализован на двух элементах 2И - НЕ (ИС5). Выход старшего разряда счетчика связан с триггером через /?5-цепь, которая формирует отпирающий импульс. Диаграмма состояний схемы за один рабочий период показана на рис. 89, б. Рассмотрим схему широтно-импульсного модулятора, позволяющую увеличить дискретность выходного сигнала, применив дг-разрядный компаратор. Схема такого модулятора (рис. 90) дает возможность получить дискретность выходной величины 256 шагов. Управление и задание при этом осуществляются от восьмиразрядного параллельного кода. Задание подается на входы регистра RG, где код запоминается и определяет отношение tjT до поступления нового задания на входы памяти и получения разрешения перезаписи на входе Е. Поскольку входной управляющий сигнал образуется в обратном коде, отпадает необходимость инвертирования на выходе. likiiiffm  Рис. Однако для формирования второго канала управления необходимо инвертировать первый выход системы, а затем сигнал двух раздельных выходов подать на формирователь у пр авл яю-щих импульсов, выполненный на транзисторах или тиристорах. Рассмотрим широтно-им-пульсную систему управления с расширенными функциональными возможностями , которую можно классифицировать как числоимиульс-ную систему программного управления (рис. 91). Широтно-импульсная модуляция тюлучается открытие.м выходиого триггера нарастаю1иим фронтом несущей частоты /„ н закрытием его тем импульсом частоты заполпения /з = /i*/,,, порядковый номер которого равен числу, определяемому кодом задания. Таким образом, степень дискретности широтно-импульсного сигнала будет определяться отношением частоты заполнения к несущей, т. е. с коэ([х)ициентом деления k = fjf, что легко поддается вариации без искажения других частотных зависи\юстей в схеме. Кроме того, жесткая связь Д и /„ через делители частоты позволяет вести глубокое регулирование /j,, что не вгюсит искажений в общее фуикш-Ю[Ифо-вапне системы. Системапредназначена для экспериментальных исследо-ваинЛ и обладает шиpoкинI функщюнальнымн возможностями при некоторой аппаратурной избыточгюсти. Данный вариант схемы испытан на экспериментальном электромобиле и имеет следующие основные узлы. 1. Формирователь опорной ча-стоты ФОЧ представляет собой генератор импульсов, и ряд делителей частоты (при дискретности 30 - /вых.дел = /ген/30) обе- Триггер Рис, 91. вых. дел спечнвает выработку несущей частоты регулирования системы, а также частоты для блока формирователя временных ворот ФВВ и внутренней синхронизации системы. 2. Формирователь временных ворот служит для выработки длительного (по сравнению с импульсами несущей частоты и импульсами задания) импульса, который регламентирует время считывания задания, которое в виде частоты поступает на счетчнк формирователя кода задания ФКЗ. В результате ряда преобразований ФВВ генерирует на выходе периодическую последовательность требуемых "временных интервалов г, которая подается на ФКЗ. 3. Формирователь кода задания служит для преобразования частоты в двоичный параллельный код задания. Это преобразование идет в два этапа. Первый - заключается в считывании в течение времени т частотного кода задания, причем для упрощения дальнейшей дешифровки первый счетчик фиксирует число импульсов от О до 9, а второй - лишь величины 10 или 20. Установившийся за время т код задания подается на выходную память ФКЗ, собранную на синхронизируемых триггерах. После окончания действия сигнала формируется сигнал перезаписи, по которому код задания переписывается на выходы триггеров памяти, а счетчики обнуляются. 4. Формирователь счетного кода ФСК предназначен для генерации числа импульсов, определенного кодом задания, суммарная длительность которых определяет широтность выходного сигнала. ФСК построен аналогично ФКЗ, но работает на частоте 30/j,. 5. Выходная логика ВЛ представляет собой комбинационную структуру, содержащую дешифраторы канала «едп-инц» ФКЗ и ФСК, схему, формирующую код дополнерн1я, и селектор канала единиц, а также выходной селектор, вырабатывающий переключающий сигнал для выходного триггера. После установления кода задания и устагювкн в един1щу выходного триггера начинается набор требуемого числа импульсов на частоте заполнения /з = 30/ в ФСК- При совпадении заданного числа импульсов с поступающим из ФСК селектор канала единиц (О-9 импульсов) вырабатывает подтверждающий совпадение сигнал. Но при задании, превышающем девять импульсов, выходной селектор ждет сигналов со счетчиков канала «десятков» (10 или 20 импульсов). При получении этого сигнала вырабатывается сигнал сброса выходного триггера, что обеспечивает требуемую (в соответствии с заданием) длительность выходного импульса V. 5. Мик>опроцессорные системы управления Перспективы широкого использования микропроцессорных систем управления (МПСУ) показаны в работах [28, 121, 144], где указывается, что предпосылки применения микропроцессоров (МП) заключаются в следующем: 1) улучшение характеристик приводов; 2) стандартизация и унификация регуляторов; 3) уменьшение числа узлов; 4) повышение надежности; 5) снижение затрат. Известен ряд работ, посвященных разработке и эксплуатации МПСУ для устройств преобразовательной техники. Микропроцессорная система управления трехфазным мостовым выпрямителем, обеспечивающая улучшение коэффициента мощности в выпрямительном и инверторном режимах, описана в [133], где приводится ее структура, объем памяти и динамические характеристики. В работе [108] описаны МПСУ инверторами с широтно-импульсной модуляцией, показаны экономические преимущества в связи с повышенной надежностью и большой гибкостью для разных систем электропривода. В работе [115] рассмотрена МПСУ реверсивным четырех плечевым тиристорным мостовым преобразователем, в одной диагонали которого включен источник питания, а в другой - нагрузка. Проведено сравнение трех типов модуляций: 2-, 1-полярная и модифицированная 1-полярная, предлагаемая авторами, где нулевая пауза в выходном 1апряженш1 формируется поочеред1Ю через период различ-IЫИI нарами тиристоров, подключенных к одному полюсу источника. Прн этом пульсаци[1 выходного напряжения и входного тока уменьшаются, улучшается K03(Jxf)HHneHT использования тиристоров. Этот вид модуляции реализован в сне-теме управления на базе микропроцессора М6800 (восьмиразрядный МП фирмы «Моторола»). Ряд публикаций посвящен описанию МПСУ электроприводами постоянного тока [2, 32, 63]. В этих работах рассматриваются структура МПСУ, алгоритмы регулирования тока якоря, частоты вращения якоря питания от импульсного преобразователя. Алгоритмы обычно строится на известных законах управления в аналоговых системах, но ориентированы на применение микропроцессоров. Представляет известный интерес работа [132], где описана МПСУ двигателя постоянного тока с независимым возбуждением, которая регулирует ток якоря и ток возбуждения, обеспечивая при этом минимум потерь в двигателе. Это типичный пример решения оптимизационной задачи, когда оптимизация осуществляется по отношению к одному из элементов системы привода (в данном случае к ДПТ). В указанной работе энергетические режимы АБ и преобразователя не рассматриваются, что может привести систему привода в целом к неоптимальным режимам. Кроме того, критерии оптимизации, связанные с потерями энергии, уступают по полноте анализа и эффективности реализации критериям оптимальности на основе анализа КПД. Таким образом, возможность реализации систем управления автономными электроприводами на базе микропроцессоров позволяет создавать функционально мощные управляющие структуры, обеспечивающие высокие точность и быстродействие управления при сохранении малых габаритов и массы. При этом достигается ощутимая экономия, так как использование программы управления, размеры которой составляют, например, 2048 бит, позволяет заменить 13-25 интегральных схем аппаратной логики, что по данным исследования [112] обеспечит 20-78 долларов экономии, а с ростом объема используемой памяти увеличится число заменяемых интегральных схем, а значит и экономический показатель такой замены. Однако МПСУ должны быть ориентированы не на простую замену систем, построенных на дискретных радиокомио-нентах и интегральных схемах (хотя и в этом случае, как показано выше, имеет место эффект экономии), а на обеспечение обработки максималыю необходимого объема информации для реализации оптимального управления автономными объектами. В настоящее время МПСУ находят все более широкое применение в стационарных и aвтoнoии>ix устройствах преобразовательной техники и электроприводах. Прн этом максимальный эффект применения МПСУ базируется на предшествующем разработке таких систем полном энергетическом исследовании объекта управления и его элементов во всех возможных режимах. Микропроцессорные системы управления являются устройствами обработки информации, которые в большинстве случаев работают в реальном масштабе племени, т. е. требуют определенного соответствия между скоростями обработки информации и протекания процессов в объекте управления. Основа этих систем - центральный процессор, выполненный в виде большой интегральной схемы (БИС), а также БИС оперативного запоминающего устройства (ОЗУ) и постоянного запоминающего устройства (ПЗУ). Разработка МПСУ предполагает ряд этапов. Основными этапами являются организация связи МП с кристаллами ОЗУ и ПЗУ путем синтеза схем управления выбора режимов чтения или записи в память и выбор конкретных кристаллов памяти, с которыми в данный момент МП будет обмениваться  информацией. Далее разрабатываются схемы управления и синхронизации МП, а также схемы, обеспечивающие нормальную с точки зрения функциональных потребностей и нагрузочной способности работу канала ввода - вывода информации (шина данных системы), схемотехническая организация устройств нормализации и преобразования аналоговых сигналов, а также устройства ввода - вывода информации. В настоящей работе приведем базовую структуру специализированной МПСУ импульсным преобразователем в приводе электромобиля. В разработанной МПСУ в качестве центрального процессора используется МП типа К580ИК80. Данная БИС МП имеет восьмиразрядную шину данных, шестнадцатиразрядную адресную шину и предельную тактовую частоту 2 МГц. Для выработки сигналов управления и синхронизации МП используется микросхема типа К580ГФ24, вырабатывающая импульсы фаз Ф/ и Ф2, а также управляет МП по входу R (сброс) и Г (готовность). При этом сигнал Г формируется по совпадению в первом такте первого цикла каждой команды импульсов фазы Ф1 и SYN, вырабатываемым МП на выходе SYN (рис. 92). При пулевом сигнале Г МП переходит в состояние ожидания, что позволяет реализовать обмен информацией с внешними устройствами любого быстродействия. Однако в данной системе сброс готовности не используется, поскольку это снизило бы общее быстродействие, т. е. скорость обработки информации и выдачи управляющего воздействия. В качестве программной памяти используется БИС типа К573РФ22 с временем выборки, не превышающем 500 не. что при тактовой частоте ИП, равной 2 МГц, не требует дополнительных схем синхронизации обмена. Оперативное запоминающее устройство построено на основе БИС типа К505РУ6 с временем выборки 600 не. Для упрощения внешних схем управления выбором памяти (ОЗУ или ПЗУ) и режимов чтения или записи, а также схем выбора устройств ввода - вывода в данной системе вместо логических вентилей используется микросхема постоянной памяти KI55PE3 (/73У2), запрограммированная таким образом, что по значению адресных разрядов Ла - сигналов «прием» Пр и «выдача» Выд, поступающих от МП, на выходе ПЗУ2 появляется управляющее слово, определяющее для данного машинного цикла МП одно необходимое устройство, с которым МП будет обмениваться информацией. При этом БИС ПЗУ2 всегда находится в выбранном состоянии (вход ВК соединен с нулевым потенциалом) и не требует дополнительных управляющих сигналов. 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 [ 39 ] 40 41 42 43 44 45 |